PAT-NO:

JP411259016A

DOCUMENT-IDENTIFIER: JP 11259016 A

TITLE:

MANUFACTURE OF ARRAY SUBSTRATE FOR

DISPLAY DEVICE

PUBN-DATE:

September 24, 1999

INVENTOR-INFORMATION:

NAME DOJIRO, MASAYUKI KUBO, AKIRA

COUNTRY N/A

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

N/A

APPL-NO: JP10063252

APPL-DATE: March 13, 1998

INT-CL (IPC): G09F009/30, G02F001/1343, G02F001/136,

H01L029/786

, H01L021/336

ABSTRACT:

PROBLEM TO BE SOLVED: To provide the manufacturing method of an array substrate for a display device for not generating defects even when wet etching is performed in the process of forming a picture element electrode.

SOLUTION: A scanning line 111, first insulation films 115 and 117, a semiconductor film 120, a thin film transistor 112 provided with a source electrode 126b and a drain electrode 126a electrically connected to the

semiconductor film 120, a signal line 110 led out from the drain electrode 126a and made almost orthogonal to the scanning line 111 and the picture element electrode 131 electrically connected to the source electrode 126b are provided. For the scanning line 111, the Al-Nd alloy film 1110 of film thickness 300 nm and the Mo film 1110 of the film thickness 50 nm on it are laminated and deposited, then the first insulation films 115 and 117 are formed by a CVD method at the substrate temperature of 350

COPYRIGHT: (C)1999, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-259016

(43)公開日 平成11年(1999) 9月24日


(51) Int.Cl. ⁶		識別記号		FΙ					
G09F	9/30	3 3 8		G 0 9	F	9/30		3 3 8	
G 0 2 F	1/1343			G 0 2	F	1/1343			
	1/136	500				1/136		500	
H01L	29/786			H01	L	29/78		612C	
	21/336							616U	
			審查請求	未謝求	末簡	項の数6	OL	(全 11 頁)	最終頁に続く
(21)出顧番	}	特願平10-63252		(71)	出題人	000003	078	· · · · · · · · · · · · · · · · · · ·	
						株式会	社東芝		
(22)出顧日		平成10年(1998) 3月13日				神奈川	県川崎	市幸区堀川町	72番地
				(72) §	铡	針 堂城	政幸		
			:			具車具	矩路市:	余部区上余部	0番地 株式会
						社東芝	姫路工:	場内	
				(72) 🖇	铡	5 久保	明		
						兵庫県	矩路市:	余部区上余部	50番地 株式会
						社東芝	姫路工:	場内	
				(74) f	理人	弁理士	萬田	珠子 (外	1名)

(54) 【発明の名称】 表示装置用アレイ基板の製造方法

(57)【要約】

【解決手段】 走査線(111) と、第1 絶縁膜(115),(117)、半導体膜(120)、半導体膜(120) に電気的に接続されるソース電極(126b)及びドレイン電極(126a)とを含む薄膜トランジスタ(112) と、ドレイン電極(126a)から導出されて走査線(111)と略直交する信号線(110)と、ソース電極(126b)と電気的に接続される画素電極(131)とを備え、走査線(111)をAI-Nd合金膜(1110)を膜厚300mm、この上にMo膜(1110)を膜厚50mm積 同して堆積させ、次に350℃の基板温度でCVD法により第1 絶縁膜(115),(117)を形成させ、さらに、画素電極(131)をHBr、HIまたはシュウ酸を少なくとも含む混合液によってエッチングを行う。

【効果】 A1合金とMo膜の積層により、エッチングによってA1が腐食されず、アレイ基板形成において歩留を低下させることはない。



【特許請求の範囲】

【請求項1】基板上に配置される走査線と、

この上に配置される第1絶縁膜、この上に配置される半 導体膜、前記半導体膜に電気的に接続されるソース電極 及びドレイン電極とを含む薄膜トランジスタと、

前記ドレイン電極から導出されて前記走査線と略直交する信号線と、

前記ソース電極と電気的に接続される画素電極とを備え た表示装置用アレイ基板の製造方法において、

前記走査線がアルミニウム合金と高融点金属の積層構造 10を形成する工程と、

前記走査線及びゲート電極に直接接するゲート絶縁膜が 300℃以上の基板温度で成膜する工程と、

前記ゲート絶縁膜より上に積層される前記画素電極を、 HBr、HIまたはシュウ酸(COOH)2を少なくと も含む混合液によりエッチングを行う工程とを有するこ とを特徴とする表示装置用アレイ基板の製造方法。

【請求項2】アルミニウム合金が、

Sc、Y、Nd、Sm、Gdのうち少なくとも一つを含んでいて、かつ、その添加元素の総和が10原子%以下 20であることを特徴とする請求項1記載の表示装置用アレイ基板の製造方法。

【請求項3】前記高融点金属が、

Cr、Mo、W、Ti、Zr、Hf、V、Nb、Taから選ばれた一の金属またはそれらの合金であることを特徴とする請求項1記載の表示装置用アレイ基板の製造方法。

【請求項4】前記高融点金属が、

Mo、Ta、W、Tiから選ばれた金属またはそれらの 定の膜厚(例えば100nm~200nm)で形成し 少なくとも2種類以上の合金であることを特徴とする請 30 て、走査線、ゲート電極及び補助容量配線を形成する。 求項1記載の表示装置用アレイ基板の製造方法。 トランジスタ能動部、両素電極、信号線及びソース・ド

【請求項5】前記ゲート絶縁膜が、

常圧CVD法で形成されたシリコン酸化膜であることを 特徴とする請求項1記載の表示装置用アレイ基板の製造 方法。

【請求項6】前記ゲート絶縁膜が、

プラズマCVD法で形成されたシリコン酸化膜、シリコン窒化膜またはシリコン酸であることを特徴とする請求 ... 項1記載の表示装置用アレイ基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置等の 平面表示装置に用いられる表示装置用アレイ基板の製造 方法に関する。

[0002]

【従来の技術】近年、CRTディスプレイに代わる平面型の表示装置が盛んに開発されており、中でも液晶表示装置は軽量、薄型、低消費電力等の利点から特に注目を集めている。

【0003】例えば、各表示画素毎にスイッチ素子が配 50

置された光透過型のアクティブマトリクス型の液晶表示装置を例にとり説明する。アクティブマトリクス型液晶表示装置は、アレイ基板と対向基板との間に配向膜を介して液晶層が保持されて成っている。アレイ基板は、ガラスや石英等の透明絶縁基板上に複数本の信号線と走査線とが格子状に配置され、各交点部分にアモルファスシリコン(以下、a-Si: Hと略称する。)等の半導体薄膜を用いた薄膜トランジスタ(以下、TFTと略称する。)が接続されている。そしてTFTのゲート電極は走査線に、ドレイン電極は信号線にそれぞれ電気的に接続され、さらにソース電極は画素電極を構成する透明導電材料、例えばITO(Indium-Tin-Oxide)に電気的に接続されている。

【0004】対向基板は、ガラス等の透明絶縁基板上に ITOから成る対向電極が配置され、またカラー表示を 実現するのであればカラーフィルタ層が配置されて構成 されている。

【0005】このようなアクティブマトリクス液晶表示 装置のアレイ基板の構成は、チャネル保護型のTFT構造のアレイ基板に適用した場合を述べる。即ち、走査線 はアルミニウム(A1)で形成し、このA1表層に電解 液により陽極酸化皮膜を形成した走査線及び補助容量配 線の構成となっている。

【0006】その形成方法は、ガラス等の絶縁性基板上に、まずスパッタ法によりA1を堆積し、所定の配線の形状にパターニングする。A1のパターンを陽極酸化しないところをレジスト等の陽極酸化マスク材で被覆して、所定の電圧まで印加することによりA1酸化物を所定の膜厚(例えば100nm~200nm)で形成して、走査線、ゲート電極及び補助容量配線を形成する。トランジスタ能動部、西素電極、信号線及びソース・ドレイン電極を順次形成し、アクティブマトリクス液晶表示用アレイ基板を構成する。

[0007]

【発明が解決しようとする課題】このような液晶表示装置の表示画面が大画面化や高精細化になるに伴い、走査線長は長くなり、また画素の開口率を高めるために走査線の幅が狭くなる傾向にある。これらの傾向は走査線抵抗の高抵抗化につながり、走査線信号の波形を歪ませ、

40 信号の伝搬遅延を生ずることになる。これは画像の不均 一化となって現れ、画質低下を招くことになる。

【0008】このため、走査線及び補助容量配線を低抵 抗金属材料であるA1で構成し、これにより配線抵抗を 低減させ、信号の伝搬遅延を小さくすることが考えられ る。しかし、上記構造にあっては、低抵抗金属材料の配 置後の各種熱工程によりA1にヒロック等の変形が生じ る。すなわち厚さ方向に一部分が盛り上がる現象であ る。このため、絶縁膜の層間絶縁性の低下が起こり、ア レイ基板の歩留を著しく低下させることになる。

50 【0009】また、低抵抗配線としてのA1配線の表層

を陽極酸化膜で被覆し、更にシリコン窒化膜等の絶縁膜 を積層してゲート絶縁膜を形成してアレイ基板を作製す れば、上記ヒロックの問題はないが、陽極酸化工程(陽 極酸化マスク形成工程も含む)を必要とすること及び陽 極酸化のための電圧供給の特別な配線パターンが必要と なり、ゲート配線パターンが制限されることで、設計の 自由度並びに生産性が低下する。

【0010】さらに、画素電極を形成する工程で、ウエ ットエッチングを行うと、このエッチング液がA1配線 の層に浸透してAlを腐食して歩留まりが落ちるという 10 が貼り付けられて構成されている。 問題がった。

【0011】そこで、本発明は、上記問題点に鑑み、画 素電極を形成する工程でウエットエッチングを行っても 不良が発生しない表示装置用アレイ基板の製造方法を提 供する。

[0012]

【課題を解決するための手段】本発明は、基板上に配置 される走査線と、この上に配置される第1絶縁膜、この 上に配置される半導体膜、前記半導体膜に電気的に接続 されるソース電極及びドレイン電極とを含む薄膜トラン 20 ジスタと、前記ドレイン電極から導出されて前記走査線 と略直交する信号線と、前記ソース電極と電気的に接続 される画素電極とを備えた表示装置用アレイ基板の製造 方法において、前記走査線がアルミニウム合金と高融点 金属の積層構造を形成する工程と、前記走査線及びゲー ト電極に直接接するゲート絶縁膜が300℃以上の基板 温度で成膜する工程と、前記ゲート絶縁膜より上に積層 される前記画素電極を、HBr、HIまたはシュウ酸を 少なくとも含む混合液によりエッチングを行う工程とを 有することを特徴とする表示装置用アレイ基板の製造方 30 法である。

【0013】以上のような走査線の構成において、例え ばA1合金金属としてA1-Nd (Ndが2原子%)を 膜厚300nm、このA1合金の上に高融点金属を膜厚 50nm積層して堆積させる。この積層膜をテーパー形 状加工して走査線を形成し、次に350℃の基板温度で プラズマCVD法により、ゲート絶縁膜を形成させる。 Al合金と高融点金属の積層により、Al合金の変形を 抑え、層間絶縁膜の不良を低減し、アレイ基板形成にお ける歩留の低下を防止することができる。これにより、 従来と同等もしくはそれ以下の配線抵抗が歩留低下を起 こさずに実現できる。

【0014】また、前記画素電極を形成する工程で、H Br、HIまたはシュウ酸を少なくとも含む混合液によ るエッチングを行っても、アルミニウム合金を含む走査 線との間には、高融点金属とゲート絶縁膜が存在するた めに、このアルミニウム合金がダメージを受けることが ない。

[0015]

晶表示装置(1) について図1から図13に基づいて説明 する。

【0016】この液晶表示装置(1) は、カラー表示が可 能な光透過型であって、図2に示すように、アレイ基板 **(100)と対向基板(200) との間にポリイミド樹脂から成** り、互いに直交する方向に配向処理が成された配向膜(1 41), (241) を介して、ツイスト・ネマチック (TN)液 晶が保持されている。また、アレイ基板(100) と対向基 板(200) との外表面には、それぞれ偏光板(311),(313)

【0017】図1は、アレイ基板(100)の概略平面図を 示すものであり、図中の下側が液晶表示装置(1)の画面 上側に位置するものであって、図中下側から上側に向か って走査線が順次選択されるものである。

【0018】アレイ基板(100) は、ガラス基板(101) 上 に配置される480本の走査線(111)を含み、各走査線 (111) の一端は、ガラス基板(101) の一端辺(101a)側に 引き出され、斜め配線部(150) を経て走査線パッド(15 に電気的に接続される。なお、走査線(111) は、A 1-Nd合金膜(1110) (2原子%Nd含む)とMo膜(1 111)の二層構造である。

【0019】アレイ基板(100) は、ガラス基板(101) 上 に走査線(111) と略直交する1920本のMo-W合金 から成る信号線(110) を含み、各信号線(110) はガラス 基板(101) の他の一端辺(101b)側に引き出され、斜め配 線部(160) を経て信号線パッド(162) に電気的に接続さ れる。なお、信号線(110) は。Moを主成分とする第1 金属膜と、Alを主成分とする第2金属膜と、Moを主 成分とする第3金属膜の三層構造となっている。

- 【0020】この走査線(111)と信号線(110)との交点 部分近傍には、TFT(112)が配置されている。また、 このTFT(112) に接続されるITOから成る画素電極 (131) が、走査線(111) 及び信号線(110) 上に層間絶縁 膜(127) を介して配置されている。この層間絶縁膜(12 7) としては、窒化シリコン膜や酸化シリコン膜等の無 機絶縁膜あるいはアクリル系等の有機樹脂被膜で構成す ることができるが、これら無機絶縁膜と有機樹脂被膜と の多層膜で構成することにより、表面平滑性並びに層間 絶縁性はより一層向上される。
- 【0021】 (TFT領域の構造) TFT(112) 領域の 40 構造について説明する。

【0022】各走査線(111)は、隣り合う画素電極(13 1) の信号線(110) に沿う端辺(131a),(131b) と重複す るように細線状に延在される延在領域 (113)を含む。画 素電極(131) と、画素電極(131) に対応する走査線(11 1) に対して前段の走査線(111)からの延在領域(113)と の重複領域(OS)は、図6に示すように、第1ゲート | 絶縁膜(115)||、第2ゲート絶縁膜(117)||及び層間絶縁膜 (127) を介して互いに重複され、この重複領域 (OS) 【発明の実施の形態】以下、本発明の第1の実施例の液 50 により補助容量(Cs)が構成される。また、この実施 例では、画素電極(131) は前段の走査線(111) 自体とも 第1ゲート絶縁膜(115) 、第2ゲート絶縁膜(117) 及び 層間絶縁膜(127) を介して互いに重複され、この重複領 域でも補助容量(Cs)が構成される。

【0023】このアレイ基板(100) に対向する対向基板 (200) は、ガラス基板(201) 上に配置され、TFT(12 1) 領域、信号線(110) 及び走査線(111) と画素電極(13 1) との間隙を遮光するマトリクス状の樹脂性の遮光膜 (211) を含む。また、画素電極(131) に対応する領域に は、それぞれ赤(R)、緑(G)及び青(B)のカラー 10 フィルタ(221) が配置され、この上に透明電極材料から 成る対向電極(231)が配置されて構成される。

【0024】以上のように、この液晶表示装置(1)のア レイ基板(100) によれば、信号線(110) 及び走査線(11 1) と画素電極(131) との間には、層間絶縁膜(127)、 あるいは第1及び第2ゲート絶縁膜(115),(117)及び層 間絶縁膜(127) がそれぞれ配置されているので、画素電 極(131) を各配線(110),(111) に対して充分に近接、も しくは重畳して配置することができ、これにより高開口 率化を実現することができる。

【0025】また、この実施例によれば、補助容量 (C s) が画素電極(131) と、この画素電極(131) と隣接す る走査線(111) から延在される延在領域(113) との間で 形成されるので、別途補助容量線等を配置する必要がな く、一層の高開口率化が可能となる。特に、この実施例 では、TFT(112) は、走査線(111) から信号線(110) に沿って導出される領域をゲート電極として構成される ため、画素電極(131)は前段の走査線(111) 自体にも重 畳させることができる。これにより、十分な補助容量 (Cs)の確保と高開口率化が同時に達成される。

【0026】そして、画素電極(131) と走査線(111) 及 び延在領域(113) との間には、3種類の絶縁膜(115),(1 17),(127)がそれぞれ積層配置されているので、本実施 例の構造に起因した層間ショート等の発生も極めて軽減 される。

【0027】ところで、この実施例では、画素領域が、 対向基板(200) に配置される遮光膜(211) ではなくアレ イ基板(100) 上の走査線(111) 及びその延在領域(113) によって画定される。従って、アレイ基板(100) と対向 ターニングする第1のマスクパターンと画素電極(131) をパターニングする第5のマスクパターンとの合わせ精 度によってのみ決定されるので、アレイ基板(100) との 対向基板(200) との合わせずれを考慮して遮光膜(211) 幅にマージンを設ける必要がないので、更なる高開口率 の実現が可能となる。

【0028】さらに、画素領域を画定するため、走査線 (111) の延在領域(113) を画素電極(131) の信号線(11 0) に沿う端辺(131a)(131b)に沿って十分に延在させて も、この実施例によれば、画素電極(131) と走査線(11

1) の延在領域(113) との間には第1ゲート絶縁膜(115) 及び第2ゲート絶縁膜(117) の他に層間絶縁膜(127) が配置されているので、生産性を損なうことなく補助容 量(Cs)の大幅な増大を抑えることができる。

【0029】また、図5に示すように、信号線(110) の 輪郭と低抵抗半導体膜(124a)及び半導体膜(120) の輪郭 が一致している。さらに詳しくは、信号線(110) と走査 線(111) との交差部には、必ず第1乃至第2ゲート絶縁 膜(115),(117)の他に低抵抗半導体膜(124a)及び半導体 膜(120) が積層されている。このため、各パターニング に際してマスクずれが生じても、信号線(110) と走査線 (111) との間の容量変動がなく、このため製品間で走査 線容量あるいは信号線容量の変動が軽減される。また、 信号線(110) と走査線(111) との交差部における静電 気、プロセス中でのゴミ、あるいは各絶縁膜(115),(11 7) のピンホールに起因する層間ショートも抑えられ、 これにより高い製造歩留まりが確保できる。

【0030】さらに、図6に示すように、信号線(110) の輪郭と低抵抗半導体膜(124a)及び半導体膜(120) の輪 20 郭が一致しているので、従来の如く別工程でパターニン グされるのとは異なり、各パターニングに際してマスク ずれが生じても、信号線(110) と走査線(111) の延在領 域(113) との間に生じる容量変動も十分に抑えることが できる。

【0031】また、信号線(110)と走査線(111)の延在 領域(113) とを重畳、即ち図6において信号線(111) を 介して隣接して配置される延在領域(113)を信号線(11 1) 下において接続する構造としても、信号線(110) と 走査線(111) の延在領域(113)との間には、各絶縁膜(11 30 5),(117) の他に半導体膜(120) が必ず配置されるの で、静電気、プロセス中でのゴミ、あるいは各絶縁膜(1 15),(117) のピンホールに起因する層間ショートも抑え られ、これにより高い製造歩留まりが確保できる。そし て、このように信号線(111) と隣接する画素電極(131) 下に延在領域(113)を配する構成により、信号線(111) と画素電極(131) との間の容量結合が延在領域(113) に よってシールドされ、画素電極(131)の電位が信号線(1 11) の電位によって受ける影響を軽減できる。しかも、 信号線(111) と絶縁膜(115),(117)との間に配置され 基板(200) との合わせ精度によらず、走査線(111) をパ 40 る半導体膜(120) 及び低抵抗半導体膜(124a)の輪郭線が 信号線(111) の輪郭線と一致している。これらの理由か ら、信号線(111)と画素電極(131)とを充分に近接配置 することができ、これにより一層の高開口率化が達成さ

> 【0032】(走査線の外周部付近の構造)走査線(11 1) の外周部付近の構造について、図1及び図3に基づ いて説明する。

【0033】走査線(111) は、ガラス基板(101) の一端 辺(101a)側に引出され、斜め配線部(150) 及び走査線パ 50 ッド(152) に導かれる下層配線部(111a)を形成してい

る。

【0034】斜め配線部(150) においては、走査線(111) から延在される下層配線部(111a)上には2層の絶縁 膜(115),(117) が積層配置されている。また、この2層の絶縁膜(115),(117) の上には、半導体被膜(119)、低抵抗半導体被膜(123) 及び信号線(110) と同一工程で同一材料である上層配線部(125a) が積層され、この上層 配線部(125a)の上には層間絶縁膜(127) が配置されている。

【0035】そして、この斜め配線部(150)の基部にお 10 いては、一対を成す第1コンタクトホール(153)と第2コンタクトホール(154)とがそれぞれ配線方向に沿って近接して配置され、画素電極(131)と同一工程で同一材料であるITOからなる走査線接続層(131)によって走査線(111)から延在される下層配線部(111a)と上層配線部(125a)とが第1コンタクトホール(153)及び第2コンタクトホール(154)を介して電気的に接続されている。なお、第2コンタクトホール(154)は、下層配線部(111a)の主表面の一部を露出するように2層の絶縁膜(115)、(117)、半導体被膜(119)、低抵抗半導体被膜(123)及 び上層配線部(125a)を貫通する開口であって、第1コンタクトホール(153)は上層配線部(125a)の主表面の一部を露出するように層間絶縁膜(127)を貫通する開口である。

【0036】また、走査線パッド(152) においては、や はり一対を成す第1コンタクトホール(155) と第2コン タクトホール(156) とがそれぞれ配線方向に沿って近接 して配置され、画素電極(131) と同一工程で同一材料で ある I TOからなる走査線接続層(131) によって走査線 (111) の下層配線部(111a)と上層配線部(125a)とが第1 30 コンタクトホール(155) 及び第2コンタクトホール(15 6) を介して電気的に接続されている。なお、第2コン タクトホール(156) は、上述した第2コンタクトホール (154) と同様に、下層配線部(111a)の主表面の一部を露 出するように2層の絶縁膜(115),(117) 、半導体被膜(1 19) 、低抵抗半導体被膜(123) 及び 上層配線部(125a) を貫通する開口であって、第1コンタクトホール(155) は上述の第1コンタクトホール(153) と同様に上層配線 部(125a)の主表面の一部を露出するように層間絶縁膜(1 27)を貫通する開口である。

【0037】これにより、走査線(111)の斜め配線部(150)は、互いに別工程でパターニングされる信号線(110)と同一材料で同一工程で作製される上層配線部(125a)と走査線(111)から延在される下層配線部(111a)との積層構造で構成され、この2層によって斜め配線部(150)の基部と走査線パッド(152)とが電気的に接続される

【0038】このため、斜め配線部(150) において、上 2コンタクトホー 層配線部(125a)または下層配線部(111a)の一方が断線し 主表面の一部を置 ても、他方が接続されているため、斜め配線部(150) で 50 する開口である。

の断線不良が極めて軽減される。

【0039】また、斜め配線部(150) は、低抵抗材料であるAl-Nd合金膜(1110)よりなる下層配線部(111a)を含むため、十分な低抵抗化が図れる。

【0040】なお、この実施例では、第2コンタクトホール(156)の領域、即ち下層配線部(111a)と走査線接続層(131)との積層領域が主として走査線パッド(152)の接続領域として機能する。

【0041】(信号線の外周部付近の構造)信号線(11 0)の外周部付近の構造について、図1及び図4に基づいて説明する。

【0042】走査線(111)と同一工程で同一材料から成る下層配線部(111b)が、各信号線(110)に対応してガラス基板(101)の一端辺(101b)側の信号線(110)の斜め配線部(160)及び信号線パッド(162)に配置されている。【0043】斜め配線部(160)においては、下層配線部(111b)の上には、2層の絶縁膜(115)、(117)が配置されている。また、この2層の絶縁膜(115)、(117)の上に、半導体被膜(119)、低抵抗半導体被膜(123)及び信号線(110)から延在される上層配線部(125b)(信号線(110))が積層され、この上層配線部(125b)上には層間絶縁膜(127)が配置されている。

【0044】そして、この斜め配線部(160) の基部においては、一対を成す第1コンタクトホール(163) と第2コンタクトホール(164) とがそれぞれ配線方向に沿って近接して配置され、画素電極(131) と同一工程で同一材料であるITOからなる信号線接続層(131) によって信号線(110) から延在される上層配線部(125b)と下層配線部(111b)とが電気的に接続されている。なお、第2コンタクトホール(164) は、下層配線部(111b)の主表面の一部を露出するように2層の絶縁膜(115)、(117)、半導体被膜(119)、低低抗半導体被膜(123)及び 上層配線部(125b)を貫通する開口であって、第1コンタクトホール(163) は上層配線部(125b)の主表面の一部を露出するように層間絶縁膜(127) を貫通する開口である。

【0045】また、信号線パッド(162)においては、やはり一対を成す第1コンタクトホール(165)と第2コンタクトホール(166)とがそれぞれ配線方向に近接して配置され、画素電極(131)と同一工程で同一材料である I TOからなる信号線接続層(131)によって信号線(110)から延在される上層配線部(125b)と下層配線部(111b)とが電気的に接続されている。なお、第2コンタクトホール(166)は、上述した第2コンタクトホール(164)と同様に、下層配線部(111b)の主表面の一部を露出するように2層の絶縁膜(115)、(117)、半導体被膜(119)、低抵抗半導体被膜(123)及び上層配線部(125b)を貫通する開口であって、第1コンタクトホール(165)は上述の第2コンタクトホール(163)と同様に上層配線部(125b)の主表面の一部を露出するように層間絶縁膜(127)を貫通するように層間絶縁膜(127)を貫通するまま開口である

1合金膜はプラズマCVD法等の成膜により、熱処理効

果を受け、不純物のみが結晶粒界付近に偏析して、A1 原子の移動を妨げてヒロックの発生を防止している。多 結晶中にも不純物は存在し、比抵抗を約30%程度上昇 させる。

【0055】なお、A1合金膜としては、Sc、Y、N d、Sm、Gdのうち少なくとも2つを含むものであっ ても良く、この場合は、その添加元素の総和が10原子 %以下になるようにすることが好ましい。具体例として 10 は、Yが1原子%, Ndが1原子%のA1-Nd-Y合 金膜等が挙げられる。

【0056】この積層膜上に、フォトリングラフィを用 いて走査線パターンと補助容量配線の一部を形成し、リ ン酸、酢酸、硝酸の混酸を用いてテーパー形状にエッチ ングし、走査線と補助容量配線パターンを完成させる。 【0057】これにより、ガラス基板(101) 上に480 本の走査線(111) を作製すると共に、その一端辺(101a) 側において走査線(111) の斜め配線部(150) 及び走査線 パッド(152) を構成する下層配線部(111a)、一端辺(101 b)において信号線(110) の斜め配線部(160) 及び信号線 パッド(162) を構成する下層配線部(111b)をそれぞれ同 時に作製する。

【0058】さらに、TFT領域では走査線(111) と一 体で走査線(111)と直交する方向に導出されるゲート電 極を作製する。また、走査線(111) のパターニングの際 に走査線(111) と直交する方向に導出され、補助容量 (Cs)を形成するための延在領域(113) も同時に作製 しておく(図1参照)。

【0059】(2)第2工程

材料であるITOからなる走査線接続層(131) との積層 30 第1工程の後、図8に示すように、ガラス基板(101) を 300℃以上 (好適には、330℃以上) に加熱した 後、プラズマCVD法により150nm厚の酸化シリコ ン膜(SiOx膜)から成る第1ゲート絶縁膜(115)を 堆積した後、さらに減圧プラズマCVD法により150 nm厚の窒化シリコン膜から成る第2ゲート絶縁膜(11 7) 、50 n m 写のa - Si: Hから成る半導体被膜(11 9) 及び200mm厚の窒化シリコン膜から成るチャネ ル保護被膜(121)を連続的に大気にさらすことなく成膜

> 【0060】ガラス基板(101)を300℃以上に加熱し た後に成膜することで、絶縁耐圧が5×106 V/cm の絶縁膜が得やすい。また、窒化膜であれば、上記耐圧 に加え、光学バンドギャップが5 e V以上のものが得や

【0061】SiOx膜の代わりに、ガラス基板(101) を300℃以上(好適には、465℃以上)に加熱した 後、熱CVD法によるSiO2膜を用いてもよい。この とき、熱処理が加わるため、A1膜のヒロック発生が懸 念されるが、A1合金とMoの効果で、ほとんどヒロッ

【0046】これにより、斜め配線部(160) において は、信号線(110) から延在される上層配線部(125b)と走 査線(111) と同一工程で同一材料である下層配線部(111 b)とが積層配置され、この2層によって、斜め配線部(1 60) の基部と信号線パッド(162) とを電気的に接続して いる。

【0047】そのため、斜め配線部(160) において、上 層配線部(125b)または下層配線部(111b)の一方が断線し ても、他方が接続されているため、斜め配線部(160) に 断線不良が生じることが軽減される。

【0048】また、斜め配線部(160) は、低抵抗材料で あるA1-Nd合金膜(1110)よりなる下層配線部(111b) を含むため、十分な低抵抗化が図れる。

【0049】なお、この実施例では、第2コンタクトホ ール(166) の領域、即ち下層配線部(111b)と走査線接続 層(131) との積層領域が主として信号線パッド(162) の 接続領域として機能する。

【0050】上述した構成によれば、駆動 I Cのバン プ、FPC (フレキシブル・プリント・サーキット)や TCP (テープ・キャリア・パッケージ) の電極等を信 20 号線パッド(162) 及び走査線パッド(152) にACF (異 方性導電膜) 等の接続層を介して電気的に接続する場合 に、信号線パッド(162) 及び走査線パッド(152) の構成 が実質的に同一であるため、信号線パッド(162) 及び走 査線パッド(152) の接続条件を等しくしても接続層に印 加される熱や圧力等が略等しくでき、これにより同一条 件での製造が可能となる。即ち、この実施例では、走査 線パッド(152) の接続領域は、主として走査線(111) か 🤴 ら導出される下層配線部(111a)と画素電極(131) と同一 構造で構成され、また信号線接続パッド(162) の接続領 域は、主として走査線(111) と同時に形成される下層配 線部(111b)と画素電極(131) と同一材料である I TOか らなる信号線接続層(131) との積層構造で構成されてお り、その構造は実質的に同一である。

【0051】 (アレイ基板の製造工程) 次に、このアレ イ基板(100)の製造工程について、図7から図13を参 照して詳細に説明する。

【0052】(1)第1工程

ガラス基板(101) に、スパッタ法によりA1合金膜とし 40 てA1-Nd膜(2原子%Nd)を300nmの膜厚、 Mo膜を50nmの膜厚に堆積させる。

【0053】Mo膜の膜厚としては、50~500n m, 好ましくは50~300 n mの間にあればよい。但 し、50nm未満となるとA1のヒロックが抑えきれな くなる。一方、500nmを越えると。絶縁膜の段切れ の問題が発生する。

【0054】A1合金膜としては、例えば、A1ーY (Yが2原子%)、A1-Gd(Gdが2原子%)、A 1-Sc(Sc in 2原子%)等でも可能である。このA 50 クは抑制されている。 【0062】(3)第3工程

第2工程の後、図9に示すように、走査線(111)をマス クとした裏面露光技術により走査線(111) に自己整合的 にチャネル保護被膜(121) をパターニングし、さらにT FT領域に対応するように第2のマスクパターンを用い て露光し、現像、弗酸(HF)系のウエットエッチング によりパターニング (第2のパターニング) して島状の チャネル保護膜(122)を作製する。

【0063】(4)第4工程

コンタクトが得られるように露出する半導体被膜(119) 表面を弗酸(HF)系溶液で処理し、プラズマCVD法 により不純物としてリンを含む30nm厚のn+a-S i: Hから成る低抵抗半導体被膜(123) を堆積し、さら にMoを主成分とする第1金属膜と、A1を主成分とす る第2金属膜と、Moを主成分とする第3金属膜の三層 構造となる300nm厚の三層構造膜(125) をスパッタ ーにより堆積する。

【0064】(5)第5工程

第4工程の後、図11に示すように、第3のマスクパタ 20 ーンを用いて露光、現像し、三層構造膜(125) はウエッ トエッチングにより、低抵抗半導体被膜(123)及び半導 体被膜(119) を窒化シリコン膜から成る第1ゲート絶縁 膜(115) あるいは第2ゲート絶縁膜(117) とチャネル保 護膜(122) とのエッチング選択比を制御することにより プラズマエッチングによりパターニングする (第3のパ ターニング)。

【0065】これにより、TFT領域においては、抵抗 半導体膜(124a)とソース電極(126b)とを一体に作製し、 低抵抗半導体膜(124b)及び信号線(110) と一体にドレイ 30 ン電極(126a)を作製する。

【0066】走査線バッド(152)及び斜め配線部(150) の基部においては、下層配線部(111a)上に沿って三層構 造膜(125) をパターニングして上層配線部 (125a) を形 成すると共に、上層配線部(125a)に沿って低抵抗半導体 被膜(123) 及び半導体被膜(119) を一括してパターニン グする。これと同時に、上述した第2コンタクトホール (154),(156) に対応する上層配線部(125a)、低抵抗半導 体被膜(123) 及び半導体被膜(119) を貫通する開口(154 a),(156a)を作製する。

【0067】同様に、信号線パッド(162) 及び斜め配線 部(160) の基部においても、下層配線部(111b)上に沿っ て三層構造膜(125) をパターニングして信号線(110) か ら延在される上層配線部(125b)を形成すると共に、上 層配線部(125b)に沿って低抵抗半導体被膜(123)及び半 導体被膜(119) を一括してパターニングする。これと同 時に、上述した第2コンタクトホール(164)、(166) に対 応する領域の上層配線部(125b)、低抵抗半導体被膜(12 3) 及び半導体被膜(119) を貫通する開口(164a),(166a) を作製する。

12

【0068】ここでは、低抵抗半導体被膜(123)及び半 導体被膜(119) をドライエッチングによりパターニング したが、ウエットエッチングでもかまわない。

【0069】(6)第6工程

第5工程の後、この上に200 n m厚の窒化シリコン膜 から成る層間絶縁膜(127)を堆積する。

【0070】そして、図12に示すように、第4のマス クパターンを用いて露光、現像し、ソース電極(126b)に 対応する領域の一部の層間絶縁膜(127)を除去してドラ 第3工程の後、図10に示すように、良好なオーミック 10 イエッチングによりコンタクトホール(129a)を形成す

> 【0071】走査線パッド(152) 及び斜め配線部(150) の基部においては、開口(154a),(156a) に対応する第1 及び第2ゲート絶縁膜(117) と共に層間絶縁膜(127) を 一括して除去して第2コンタクトホール(154), (156) を 形成する(第4のパターニング)と同時に、第2コンタ クトホール(154),(156) 近傍の層間絶縁膜(127) を除去 して第2コンタクトホール(154),(156) と一対を成す第 1 コンタクトホール(153) (155) を作製する。

【0072】同時に、信号線パッド(162) 及び斜め配線 部(160) の基部においては、開口(164a),(166a) に対応 する第1及び第2ゲート絶縁膜(117)と共に層間絶縁膜 (127) を一括して除去して第2コンタクトホール(164). (166) を形成すると同時に、第2コンタクトホール(16 4),(166) 近傍の層間絶縁膜(127) を除去して第2コン タクトホール(164),(166) とそれぞれ一対を成す第1コ ンタクトホール(163),(165)を作製する。

【0073】(7)第7工程

第6工程の後、図13に示すように、この上に100 n m厚のITO膜をスパッタ法により堆積し、第5のマス クパターンを用いて露光、現像、ウエットエッチングに よるパターニング (第5のパターニング)を経て、画素 電極(131) を作製する。 I TO膜のウエットエッチング は、HBr水溶液を用いる。この場合に、Al合金膜(1 11) のエッチングダメージはなかった。その他のエッチ ング液として、HBr+FeCl3、HI水溶液または シュウ酸水溶液でもよい。

【0074】走査線パッド(152) 及び斜め配線部(150) の基部においては、第1コンタクトホール(153),(155)

と第2コンタクトホール(154),(156)とを、それぞれ電 気的に接続するための走査線接続層(131)を形成し、こ れにより走査線(111) と走査線パッド(152) とは、下層 配線部(111a)と上層配線部(125a)の2層構造の斜め配線 部(150) により電気的に接続される。

【0075】信号線バッド(162)及び斜め配線部(160) の基部においても、第1コンタクトホール(163),(165) と第2コンタクトホール(164)、(166) とを、それぞれ電 気的に接続するための信号線接続層(131)を同時に形成 し、これにより信号線(110)と信号線接続パッド(162)

50 とは、下層配線部(111b)と上層配線部(125b)の2層構造

の斜め配線部(160) により電気的に接続される。

【0076】(実施例の効果)以上のように、この実施例のアレイ基板によれば、基本構成を5枚のマスクにより、アレイ基板を作製することができる。即ち、画素電極を最上層に配置し、これに伴い信号線、ソース、ドレイン電極と共に、半導体被膜等を同一のマスクパターンに基づいて一括してパターニングすると共に、ソース電極と画素電極との接続用のコンタクトホールの作製と共に、信号線や走査線の接続端を露出するためのコンタクトホールの作製を同時に行うことで、少ないマスク数で10生産性を向上でき、しかも製造歩留まりを低下させることもない。

【0077】また、信号線及び走査線の各斜め配線部においては、信号線を成す上層配線部と走査線を成す下層配線部との2層によって構成され、各斜め配線部の基部と各パッドとを電気的に接続している。そのため、斜め配線部において、上層配線部または下層配線部の一方が断線しても、他方が接続されているため、斜め配線部が断線することがない。

【0078】更に、斜め配線部は、少なくともA1を主 20体とした低抵抗材料で構成される配線層を含むため、十分な低抵抗化が図れる。

【0079】また、駆動ICのバンプやTCP等の電極を接続するための信号線パッド及び走査線パッドは、実質的に同一構成であるため、両者を同じ条件で接続することが可能となる。

【0080】また、走査線抵抗は、対角15インチXGAで、平均配線幅を10μm、配線長を30.5cmとしたとき、約4.1kΩとなり、A1陽極酸化層(200nm厚)を用いたときのA1残厚200nm,(初期 30 膜厚300nm)での約5.6kΩと比較して低抵抗が実現できる。また陽極酸化工程(陽極酸化マスク形成工程も含む)も削減でき、生産性向上に寄与する。

【0081】また、走査線(111)は、AI-Nd合金膜(1110)とMo膜(1111)の二層構造にすることにより、熱処理が加わってもヒロックが十分に抑制されるばかりか、エッチング速度差から良好な順テーパー断面形状が形成できる。

【0082】さらに、画素電極(131)を形成する工程 113 で、ウエットエッチングを行っても、走査線(111)の間 40 115 には、Mo膜(1111)、第1ゲート絶縁膜(115)、その他 117 の層が存在するために、走査線(111)を形成するアルミ 120 ニウム合金(1110)がエッチングダメージを受けることが 126 ない。 126

[0083]

【発明の効果】以上に述べたように本発明によれば、走 査線として、A1合金膜と高融点金属の積層層にし、そ れに接する300℃以上の基板温度でのゲート絶縁膜の 組み合わせにより、走査線の抵抗を低下させ、生産性を向上させることが可能になった。また、画素電極を形成する工程で、HBr、HIまたはシュウ酸を少なくとも含む混合液によるエッチングを行っても、走査線との間には、この高融点金属とゲート絶縁膜が存在するために、走査線を形成するアルミニウム合金がダメージを受けることがない。

14

【図面の簡単な説明】

【図1】図1は、本発明の一実施例のアレイ基板の一部 概略平面図である。

【図2】図2は、図1におけるA-A'線に沿って切断 した液晶表示装置の概略断面図である。

【図3】図3は、図1におけるB-B'線に沿って切断した液晶表示装置の概略断面図である。

【図4】図4は、図1におけるC-C'線に沿って切断した液晶表示装置の概略断面図である。

【図5】図5は、図1におけるD-D'線に沿って切断 した液晶表示装置の概略断例図である。

【図6】図6は、図1におけるE-E'線に沿って切断 した液晶表示装置の概略断面図である。

【図7】図7は、図1におけるアレイ基板を製造する第 1工程を説明するための図である。

【図8】図8は、図1におけるアレイ基板を製造する第 2工程を説明するための図である。

【図9】図9は、図1におけるアレイ基板を製造する第 3工程を説明するための図である。

【図10】図10は、図1におけるアレイ基板を製造する第4工程を説明するための図である。

【図11】図11は、図1におけるアレイ基板を製造する第5工程を説明するための図である。

【図12】図12は、図1におけるアレイ基板を製造する第6工程を説明するための図である。

【図13】図13は、図1におけるアレイ基板を製造する第7工程を説明するための図である。

【符号の説明】

1	1	n	信号線
•	_	v	10 7 70

111 走査線

. 112 薄膜トランジスタ

113 延在領域

115 第1絶縁膜

117 第1絶縁膜

120 半導体膜


126a ドレイン電極


126b ソース電極


131 画素電極

1110 Al-Nd合金膜


1111 Mo膜









【図7】




【図8】




【図9】




【図10】




【図11】



【図12】



【図13】



フロントページの続き

(51) Int. Cl.⁶

識別記号

FΙ

HO1L 29/78

617T

 $6\,1\,7\,V$

617U